基于AD9883A与USB的VGA图像采集与显示系统
日期：2010-4-1 14:19:15 点击：
来源：中国工控网
作者：
来源：中国工控网
作者：
点击【 大 中 小 】放大字体.
1 引言
高速大容量图像数据采集与显示系统在雷达、气象、地震预报、航空航天、通信等领域中有着广泛的应用前景。这些领域的信号处理具有实时性强，数据率高，数据量大，处理复杂，运算量大等特点。这就要求图像数据采集必须具有处理大量数据的能力；并对其体积，功耗和稳定性要求严格。高转换率低功耗的A／D转换器与高效FPGA相结合可完成该功能要求。图像显示接口由于采用不同的USB控制处理器件，主机需安装各种专用驱动程序，且互不兼容，所以需要向USB接口的视频设备提供统一的数据交换规范以方便快捷地与计算机通信。因此，这里给出了基于AD9883A与USB的VGA图像采集与显示系统的解决方案。
2 系统整体设计
(1)VGA输入模块 将模拟信号RGB及行同步信号，场同步信号输入给A/D转换模块。由于该模块是由模拟电路组成，易产生噪声，因此接口器件应尽量靠近A／D转换器放置。
(2)A/D转换模块 首先根据同步信号确定所采样的行频和场频，接着由行频和内部寄存器确定像素时钟，A／D转换器内部PLL产生像素时钟。将VGA输入的模拟信号转换为83路的数字视频信号，并通过一系列寄存器调整图像的采样效果。
(3)FPGA控制模块 一方面FPGA通过I2C总线向A/D转换器寄存器写入控制信息；另一方面输出83路的数字信号。当FPGA接收83路信号时，由于其像素频率为75 MHz，与FPGA内部时钟频率不一致，而且数据速率较大，因此，可利用两个FIFO以pingpong的方式读取。
(4)USB输出显示模块FIFO为异步接口，具有数据缓冲作用。通过USB控制器获取存储在FIFO的数据，并通过USB接口传送至计算机以显示。
3 系统硬件设计
3．1 VGA接口
VGA是一种D型接口，可传输VGA，SVGA，XGA，SXGA等图像格式。VGA接口共有15针，分成3排，每排5个。VGA接口是显卡应用最为广泛的接口类型。
系统VGA模拟信号输入与A／D转换器相连，A/D转换器的RAIN，GAIN，BAIN分别与模拟接口的R，G，B相连。
3．2 A／D转换接口
由于A／D转换器的采样率较高，相应的输出数据速率也高。在系统最高要求下，像素点频率为108 MHz，相应的数据速率为324 Mbit／s(R，G，B 3个分量，每个分量8 bit)。同时，由于采集图像数据，要求较高的行同步时。如果某一行图像数据丢失一个或多个点数据，整个图像就会产生倾斜。因此需突发存储每行数据，保证数据不丢失。其突发长度为图像的水平分辨率。
该采集模块的A/D转换器采用AD9883A。该器件是专门针对采集模拟R,G,B信号，并将其数字化显示或为其他应用而设计的。该器件具有采样精度为8 bit的3路通道，最高采样率为140 MS／s，300 MB的模拟带宽，并且优化了计算机及工作站的图像接口，可采样分辨率为12801024。刷新率为75 Hz的视频信号。基于AD9883A的电路可为高清电视(HDTV)提供良好的计算机接口和高性能视频设备的前端扫描转换器。AD9883A内部结构如图2所示。
输入VGA图像信号后，先箝位以调整其直流偏移分量，使输入电平满足A／D转换模块要求。AD9883A内部具有3个高带宽、8 bit分辨率、110MS／s转换速率的A／D转换器，对箝位后的模拟视频信号进行采样、量化、编码，得到数字视频信号，通过寄存器调整采样相位，获得最佳转换效果。
采样时钟通过配置锁相环(PLL)生成，可使用行同步信(HSYNC)作为参考时钟，然后经分频，得到A／D转换器所需的采样时钟。AD9883A内部集成一个超低抖动锁相环，在所有工作模式下时钟抖动不到点时钟的5％。AD9883A时钟的稳定性对于系统产生清晰稳定的图像十分重要。由于AD9883A具有一个宽范围，可调的锁相环，能够产生12～140 MHz的像素点频率，因此AD9883A支持丰富的输入图像格式。
AD9883A的同步信号产生模块能识别多种同步信号输入模式，同时也可根据需要灵活设定同步信号的输出模式。通过I2C总线时序，方便实现器件初始化。
A／D转换模块能采集多种VGA图像格式，但不能自动检测图像格式，必须通过它提供的I2C接口进行设置，FPGA自动检测图像格式，并设置A／D转换模块。另外，不同格式的VGA图像中场同步信号的有效脉冲电平不统一，A／D转换模块可自动检测输入的场同步信号极性并存储到内部寄存器，通过读取该寄存器判断输入VGA信号场同步的极性。A／D转换模块输出的场同步信号实现输入场同步信号的反相。FP-GA内部的同步逻辑只支持一种有效电平的场同步信号，因此在采集前需读取A／D转换器内部寄存器来判断当前输入同步信号的极性，以确定是否需要设置A／D转换器对场同步信号进行反相处理。
输入的模拟视频信号经箝位处理、增益与偏置控制后，AD9883内部3个高精度高速A/D转换器在锁相环产生的采样时钟作用下，转换为显示所需的数字视频信号。图3为其数据输出的时序，在输出数据时钟DATACK的下降沿，采样及量化其对应的信号，量化后的数据在时钟上升沿输出：接口电路以DATACK的上升沿准确锁存图像数据，实现数字化图像的采集。考虑到像素时钟和数据的相位延迟等问题，可用HSYNC消除边沿定时的不确定性。要注意的是，AD9883A有一个数据输出通道，在输出数据有效之前必须清空通道，从而导致在输出每行有效数据之前将输出4组无效数据，可通过对时钟计数避免输出这些无效数据。
3．3 FPGA控制器设计
主控FPGA产生系统所需的控制信号，保证各个模块协涮工作。该系统设计采用EP1C12Q240C8型FPGA。其内部模块框图如图4所示。
FPGA内部由主控制、A／D转换接口、FIFO，以及USB等模块组成。主控制模块负责协调各模块之间的工作。A／D转换接口模块接收A/D转换模块输出的数据和同步信号并保证图像数据的行、场同步，FIFO模块采用pingpong的方式读取A/D转换传输的83路数字信号，然后USB输出接口模块输出高速数据。
3．4 输出显示设计
USB接口模块为应用程序和功能性设备提供可靠接口，USB体系可分为USB主机和USB设备两部分，其模块结构图如图5所示。
USB接口器件选用Cypress公司的EZ-USB FX2器件CY7C68013A。该器件内部集成USB 2.0收发器智能串行引擎SIE，增强型8051控制器，通用可编程接口(GPIF)，8．5 KB的RAM和4 KB的FIFO存储器，FX2系列的独创性设计可满足USB2．0的总线带宽。
该系统以传输控制信息和视频数据为主，可将器件置于Slave FIFO模式，USB串行接口引擎(SIE)直接与Slave FIFO传输数据，Slave FIFO再与外部设备(FPGA)通信，从而实现PC机与FPGA的通信，并显示视频数据。
3．5 USB设备驱动开发
USB设备驱动程序嘲是连接USB外设、操作系统以及用户应用程序的桥梁，是USB设备连接到计算机系统的软件接口。EZ-USB FX2器件CY7C68013A的设备驱动程序有两种：一种用来在设备接入时从主机下载的固件存储RAM中，称为同件下载驱动程序(wdgtldr．sys)；另一种是在设备重新列举后加载的通用设备驱动程序(ezusb．sys)，应用软件通过该设备驱动程序与FX2通信。编写上位机程序的一个类USB Video Class，它对应于硬件CY7C68013A的一个同件，Video Class协议的目的是给USB接口的视频设备提供统一的数据交换规范，这样CY7C68013A接入PC后就无需ezusb．sys，而是使用PC自带的Video驱动将其识别为Video设备。
固件的程序代码既可通过外部E2PROM下载，也可通过主机下载，这里选用从主机下载。其中，USB Video Class协议是主机端通过向设备端获取描述符(Descriptor)来得到视频设备端的结构及其所支持的功能。而控制这些功能模块，配置数据源和数据流，则需通过Request(包括所有USB设备都需要支持的Standard Device Requests和Class与相关的Class Specific Requests)完成。
操作系统通过驱动程序实现对Video Class的支持。Video Class驱动的整体框架分为两部分：一部分是负责处理模块的初始化，处理USB总线上的Descriptor和Requests的交互，包括USB总线上的控制和查询包的接收、解释、分配和应答：另一部分是在初始化中启动的一个独立的内核线程。负责执行具体的控制指令，获取和传输图像数据。
表1给出了USB Video Class程序中Uncompressed Video Format Descriptor(未压缩的视频格式描述符)的相关定义和实例。这个描述符定义了一种特殊的视频流的特性，用于定义未缩视频的信息，包括所有的YUV类型。一个视频终端包含属于相关通道的USB端点IN或OUT，可支持一个或多个格式定义。为了选择一种特定的格式，因此主机需发送控制请求给相关的通道。
4 结语
实现基于AD9883A和USB的83 bit，高速图像数据采样和显示系统设计。该系统最高采样速率可达110 Ms／s，采用高速率低功耗的AD9883A对1024768，70Hz的图像进行采样，通过FPGA控制电路，CY7C68013A作为USB2．0的专用接口器件实现PC机与PFGA的通信，采用USB Video Class类，而不用加载额外的通用设备驱动程序。利用高速A／D转换器，FPGA和USB共同实现电路的高速化与集成化。该系统可广泛应用于雷达、气象预报、航空航天、通信等领域的图像数据实时记录。
WWW_PLCJS※COM－PLC－技×术_网(可编程控※制器技术门户)
高速大容量图像数据采集与显示系统在雷达、气象、地震预报、航空航天、通信等领域中有着广泛的应用前景。这些领域的信号处理具有实时性强，数据率高，数据量大，处理复杂，运算量大等特点。这就要求图像数据采集必须具有处理大量数据的能力；并对其体积，功耗和稳定性要求严格。高转换率低功耗的A／D转换器与高效FPGA相结合可完成该功能要求。图像显示接口由于采用不同的USB控制处理器件，主机需安装各种专用驱动程序，且互不兼容，所以需要向USB接口的视频设备提供统一的数据交换规范以方便快捷地与计算机通信。因此，这里给出了基于AD9883A与USB的VGA图像采集与显示系统的解决方案。
WWW※PLCJS_COM－PL＃C－技.术_网(可编※程控※制器技术门户)
2 系统整体设计
WWW_PLC※JS_COM－PLC－技.术_网(可编程控※制器技术门户)
图1为图像采集显示系统框图。
P_L_C_技_术_网——可——编——程——控－制－器－技——术——门——户
(1)VGA输入模块 将模拟信号RGB及行同步信号，场同步信号输入给A/D转换模块。由于该模块是由模拟电路组成，易产生噪声，因此接口器件应尽量靠近A／D转换器放置。
WWW※PLCJS_COM－PL＃C－技.术_网(可编※程控※制器技术门户)
(2)A/D转换模块 首先根据同步信号确定所采样的行频和场频，接着由行频和内部寄存器确定像素时钟，A／D转换器内部PLL产生像素时钟。将VGA输入的模拟信号转换为83路的数字视频信号，并通过一系列寄存器调整图像的采样效果。
WWW_PLC※JS_COM－PLC－技.术_网(可编程控※制器技术门户)
(3)FPGA控制模块 一方面FPGA通过I2C总线向A/D转换器寄存器写入控制信息；另一方面输出83路的数字信号。当FPGA接收83路信号时，由于其像素频率为75 MHz，与FPGA内部时钟频率不一致，而且数据速率较大，因此，可利用两个FIFO以pingpong的方式读取。
WWW_PLCJS※COM－PLC－技×术_网(可编程控※制器技术门户)
(4)USB输出显示模块FIFO为异步接口，具有数据缓冲作用。通过USB控制器获取存储在FIFO的数据，并通过USB接口传送至计算机以显示。
——可——编——程——控－制－器－技——术——门——户
3 系统硬件设计
WWW_P※LCJS_CO※M－PLC－技－.术_网
WWW_P※LCJS_CO※M－PLC－技－.术_网
3．1 VGA接口
WWW_PLCJS@_COM%－PLC－技.术_网
VGA是一种D型接口，可传输VGA，SVGA，XGA，SXGA等图像格式。VGA接口共有15针，分成3排，每排5个。VGA接口是显卡应用最为广泛的接口类型。
WW.W_PLC※JS_C,OM－PL,C－技.术_网
系统VGA模拟信号输入与A／D转换器相连，A/D转换器的RAIN，GAIN，BAIN分别与模拟接口的R，G，B相连。
WWW_P※LCJS_CO※M－PLC－技－.术_网
3．2 A／D转换接口
WW.W_PLCJS_COM－PLC－技.术_网
W1WW_P4LCJS_COM－PLC－技.术_网
由于A／D转换器的采样率较高，相应的输出数据速率也高。在系统最高要求下，像素点频率为108 MHz，相应的数据速率为324 Mbit／s(R，G，B 3个分量，每个分量8 bit)。同时，由于采集图像数据，要求较高的行同步时。如果某一行图像数据丢失一个或多个点数据，整个图像就会产生倾斜。因此需突发存储每行数据，保证数据不丢失。其突发长度为图像的水平分辨率。
WWW_PLCJS_COM－PLC－技.术_网
该采集模块的A/D转换器采用AD9883A。该器件是专门针对采集模拟R,G,B信号，并将其数字化显示或为其他应用而设计的。该器件具有采样精度为8 bit的3路通道，最高采样率为140 MS／s，300 MB的模拟带宽，并且优化了计算机及工作站的图像接口，可采样分辨率为12801024。刷新率为75 Hz的视频信号。基于AD9883A的电路可为高清电视(HDTV)提供良好的计算机接口和高性能视频设备的前端扫描转换器。AD9883A内部结构如图2所示。
WWW_PL※CJS_COM－PLC－技.术_网
WWW_PLCJS_COM－PLC－技.术_网
输入VGA图像信号后，先箝位以调整其直流偏移分量，使输入电平满足A／D转换模块要求。AD9883A内部具有3个高带宽、8 bit分辨率、110MS／s转换速率的A／D转换器，对箝位后的模拟视频信号进行采样、量化、编码，得到数字视频信号，通过寄存器调整采样相位，获得最佳转换效果。
WWcW_PLCJS_COM－PLC－技.术_网
采样时钟通过配置锁相环(PLL)生成，可使用行同步信(HSYNC)作为参考时钟，然后经分频，得到A／D转换器所需的采样时钟。AD9883A内部集成一个超低抖动锁相环，在所有工作模式下时钟抖动不到点时钟的5％。AD9883A时钟的稳定性对于系统产生清晰稳定的图像十分重要。由于AD9883A具有一个宽范围，可调的锁相环，能够产生12～140 MHz的像素点频率，因此AD9883A支持丰富的输入图像格式。
WWW_PLCJS@_COM%－PLC－技.术_网
AD9883A的同步信号产生模块能识别多种同步信号输入模式，同时也可根据需要灵活设定同步信号的输出模式。通过I2C总线时序，方便实现器件初始化。
P_L_C_技_术_网——可——编——程——控－制－器－技——术——门——户
A／D转换模块能采集多种VGA图像格式，但不能自动检测图像格式，必须通过它提供的I2C接口进行设置，FPGA自动检测图像格式，并设置A／D转换模块。另外，不同格式的VGA图像中场同步信号的有效脉冲电平不统一，A／D转换模块可自动检测输入的场同步信号极性并存储到内部寄存器，通过读取该寄存器判断输入VGA信号场同步的极性。A／D转换模块输出的场同步信号实现输入场同步信号的反相。FP-GA内部的同步逻辑只支持一种有效电平的场同步信号，因此在采集前需读取A／D转换器内部寄存器来判断当前输入同步信号的极性，以确定是否需要设置A／D转换器对场同步信号进行反相处理。
WWW_P※LCJS_CO※M－PLC－技－.术_网
输入的模拟视频信号经箝位处理、增益与偏置控制后，AD9883内部3个高精度高速A/D转换器在锁相环产生的采样时钟作用下，转换为显示所需的数字视频信号。图3为其数据输出的时序，在输出数据时钟DATACK的下降沿，采样及量化其对应的信号，量化后的数据在时钟上升沿输出：接口电路以DATACK的上升沿准确锁存图像数据，实现数字化图像的采集。考虑到像素时钟和数据的相位延迟等问题，可用HSYNC消除边沿定时的不确定性。要注意的是，AD9883A有一个数据输出通道，在输出数据有效之前必须清空通道，从而导致在输出每行有效数据之前将输出4组无效数据，可通过对时钟计数避免输出这些无效数据。
WWW_PLCJS_COM－PLC－技.术_网
WWW_PLC※JS_COM－PLC－技.术_网(可编程控※制器技术门户)
3．3 FPGA控制器设计
P.L.C.技.术.网——可编程控制器技术门户
WWW_PLCJS※COM－PLC－技×术_网(可编程控※制器技术门户)
主控FPGA产生系统所需的控制信号，保证各个模块协涮工作。该系统设计采用EP1C12Q240C8型FPGA。其内部模块框图如图4所示。
WWW_PL※CJS_COM－PLC－技.术_网
WWW_P※LCJS_CO※M－PLC－技－.术_网
FPGA内部由主控制、A／D转换接口、FIFO，以及USB等模块组成。主控制模块负责协调各模块之间的工作。A／D转换接口模块接收A/D转换模块输出的数据和同步信号并保证图像数据的行、场同步，FIFO模块采用pingpong的方式读取A/D转换传输的83路数字信号，然后USB输出接口模块输出高速数据。
WW.W_PLCJS_COM－PLC－技.术_网
WWW_PL※CJS_COM－PLC－技.术_网
3．4 输出显示设计
WW.W_PLC※JS_C,OM－PL,C－技.术_网
USB接口模块为应用程序和功能性设备提供可靠接口，USB体系可分为USB主机和USB设备两部分，其模块结构图如图5所示。
WWW_PLCJS@_COM%－PLC－技.术_网
WWW_P※LCJS_COM－PLC－)技.术_网
USB接口器件选用Cypress公司的EZ-USB FX2器件CY7C68013A。该器件内部集成USB 2.0收发器智能串行引擎SIE，增强型8051控制器，通用可编程接口(GPIF)，8．5 KB的RAM和4 KB的FIFO存储器，FX2系列的独创性设计可满足USB2．0的总线带宽。
WWW_PLCJS※COM－PLC－技.术_网(可※编程控※制器技术门户)
该系统以传输控制信息和视频数据为主，可将器件置于Slave FIFO模式，USB串行接口引擎(SIE)直接与Slave FIFO传输数据，Slave FIFO再与外部设备(FPGA)通信，从而实现PC机与FPGA的通信，并显示视频数据。
WW.W_PLC※JS_C,OM－PL,C－技.术_网
3．5 USB设备驱动开发
WW.W_PLC※JS_C,OM－PL,C－技.术_网
USB设备驱动程序嘲是连接USB外设、操作系统以及用户应用程序的桥梁，是USB设备连接到计算机系统的软件接口。EZ-USB FX2器件CY7C68013A的设备驱动程序有两种：一种用来在设备接入时从主机下载的固件存储RAM中，称为同件下载驱动程序(wdgtldr．sys)；另一种是在设备重新列举后加载的通用设备驱动程序(ezusb．sys)，应用软件通过该设备驱动程序与FX2通信。编写上位机程序的一个类USB Video Class，它对应于硬件CY7C68013A的一个同件，Video Class协议的目的是给USB接口的视频设备提供统一的数据交换规范，这样CY7C68013A接入PC后就无需ezusb．sys，而是使用PC自带的Video驱动将其识别为Video设备。
W1WW_P4LCJS_COM－PLC－技.术_网
固件的程序代码既可通过外部E2PROM下载，也可通过主机下载，这里选用从主机下载。其中，USB Video Class协议是主机端通过向设备端获取描述符(Descriptor)来得到视频设备端的结构及其所支持的功能。而控制这些功能模块，配置数据源和数据流，则需通过Request(包括所有USB设备都需要支持的Standard Device Requests和Class与相关的Class Specific Requests)完成。
WWW_PLCJ－S_COM－PLC－技.术_网(可－编程控－制器技术－门户)
操作系统通过驱动程序实现对Video Class的支持。Video Class驱动的整体框架分为两部分：一部分是负责处理模块的初始化，处理USB总线上的Descriptor和Requests的交互，包括USB总线上的控制和查询包的接收、解释、分配和应答：另一部分是在初始化中启动的一个独立的内核线程。负责执行具体的控制指令，获取和传输图像数据。
WWW_P※LCJS_COM－PLC－)技.术_网
表1给出了USB Video Class程序中Uncompressed Video Format Descriptor(未压缩的视频格式描述符)的相关定义和实例。这个描述符定义了一种特殊的视频流的特性，用于定义未缩视频的信息，包括所有的YUV类型。一个视频终端包含属于相关通道的USB端点IN或OUT，可支持一个或多个格式定义。为了选择一种特定的格式，因此主机需发送控制请求给相关的通道。
——可——编——程——控－制－器－技——术——门——户
WWcW_PLCJS_COM－PLC－技.术_网
WWW_P※LCJS_CO※M－PLC－技－.术_网
4 结语
WWW.PLCJS.COM——可编程控制器技术门户
实现基于AD9883A和USB的83 bit，高速图像数据采样和显示系统设计。该系统最高采样速率可达110 Ms／s，采用高速率低功耗的AD9883A对1024768，70Hz的图像进行采样，通过FPGA控制电路，CY7C68013A作为USB2．0的专用接口器件实现PC机与PFGA的通信，采用USB Video Class类，而不用加载额外的通用设备驱动程序。利用高速A／D转换器，FPGA和USB共同实现电路的高速化与集成化。该系统可广泛应用于雷达、气象预报、航空航天、通信等领域的图像数据实时记录。
本新闻共2页,当前在第1页1 2
WWW_P※LCJS_COM－PLC－)技.术_网
上一篇: 人机界面死机故障维修参考下一篇: 医用仪器液晶显示器常见故障诊断及维修
评论内容
载入中...
载入中...
P
L
C
技
术
网
|
可
编
程
控
制
器
技
术
门
户
|
十
万
P
L
C
工
程
师
的
共
同
选
择
！
L
C
技
术
网
|
可
编
程
控
制
器
技
术
门
户
|
十
万
P
L
C
工
程
师
的
共
同
选
择
！
·最新招聘信息
·最新求职信息
·推荐产品
·推荐厂商
·栏目热门排行
·站内热门排行